Tăng quỹ 15 tháng 9 2024 – 1 tháng 10 2024
Về việc thu tiền
tìm kiếm sách
sách
Tăng quỹ:
66.3% đạt
Đang nhập
Đang nhập
Người dùng đã xác minh danh tính được phép:`
nhận xét cá nhân
Telegram bot
Lịch sử download
gửi tới email hoắc Kindle
xóa mục
lưu vào mục được chọn
Cá nhân
Yêu cầu sách
Khám phá
Z-Recommend
Danh sách sách
Phổ biến
Thể loại
Đóng góp
Quyên góp
Lượt uload
Litera Library
Tặng sách giấy
Thêm sách giấy
Search paper books
LITERA Point của tôi
Tìm từ khóa
Main
Tìm từ khóa
search
1
Prozessorentwurf: Von der Planung bis zum Prototyp
De Gruyter Oldenbourg
Dieter Wecker
std_logic
opc
downto
std_logic_vector
clr
clk
vhdl
sreg0
signal
port
sysbus
component
mikroprozessor
pc_q
abb
a_q
map
ʌ
einheit
befehl
sreg
declaration
ar_q
elsif
befehle
daten
architecture
entwurf
akku
systems
mr_q
komponenten
ausgang
ipv
speicher
mpu16a
oprec
datentransfer
q_a
opcode
verwendet
beschreibung
input
mpu12
jump
modellierung
output
akku_b
flags
ansteuervektor
Năm:
2015
Ngôn ngữ:
german
File:
PDF, 3.18 MB
Các thể loại của bạn:
0
/
0
german, 2015
2
Prozessorentwurf mit VHDL: Modellierung und Synthese eines 12-Bit-Mikroprozessors
De Gruyter Oldenbourg
Dieter Wecker
std_logic
downto
clr
std_logic_vector
clk
vhdl
signal
port
mikroprozessor
component
opc
declaration
sysbus
architecture
map
abb
sreg0
modell
systems
operationswerk
einheit
oprec
modellierung
entwurf
simulation
a_q
ipr_d
ipv
steuerwerk
komponenten
mr_q
synthese
verwendet
erstellt
pc_q
folgende
opr_q
library
speicher
akku
ar_q
ipreq
opv
op_z
ieee.std_logic_1164
op_s
op_c
mhz
daten
zeigt
Năm:
2018
Ngôn ngữ:
german
File:
PDF, 3.32 MB
Các thể loại của bạn:
0
/
0
german, 2018
3
Prozessorentwurf mit Verilog HDL: Modellierung und Synthese von Prozessormodellen
De Gruyter Oldenbourg
Dieter Wecker
clk
mikroprozessor
clr
input
opc
modellierung
output
einheit
verilog
opcode
abb
akku
systems
module
multiplexer
sysbus
zeigt
entwurf
befehle
modell
daten
slice
speicher
simulation
memory
befehl
operationswerk
q_out
synthese
next_state
ansteuervektor
data_im
endmodule
reset
ar_q
registers
verwendet
mr_q
steuerwerk
cycle
jump
pc_q
mhz
ausgang
a_q
schaltung
testbench
folgende
operationswerkes
shift
Năm:
2021
Ngôn ngữ:
german
File:
PDF, 6.71 MB
Các thể loại của bạn:
0
/
0
german, 2021
1
Đi tới
đường link này
hoặc tìm bot "@BotFather" trên Telegram
2
Xin gửi lệnh /newbot
3
Xin nêu tên cho bot của bạn
4
Xin nêu tên người dùng cho bot
5
Xin copy tin nhắn gần đây từ BotFather và dán nó và đây
×
×